Wolf-LITE/FPGA/rx_ciccomp_sim/rx_ciccomp_param.txt

PhysChanIn : 1 
PhysChanOut : 1 
ChansPerPhyIn : 1 
ChansPerPhyOut : 1 
InWidth : 32 
InFracWidth : 0 
OutWidth : 46 
OutFullWidth : 46 
OutFracWidth : 0 
OutFullFracWidth : 0 
nChans : 64 
nTaps : 64 
clockRate : 64.320 
inRate : 0.048 
interpN : 1 
decimN : 1 
busDataWidth : 16 
bankInWidth : 0 
modeWidth : 0
FPGA spectrum fix 2021-02-12 13:42:47 +00:00			`PhysChanIn : 1`
			`PhysChanOut : 1`
			`ChansPerPhyIn : 1`
			`ChansPerPhyOut : 1`
			`InWidth : 32`
			`InFracWidth : 0`
Rollback 2021-02-12 14:17:54 +00:00			`OutWidth : 46`
			`OutFullWidth : 46`
FPGA spectrum fix 2021-02-12 13:42:47 +00:00			`OutFracWidth : 0`
			`OutFullFracWidth : 0`
Rollback 2021-02-12 14:17:54 +00:00			`nChans : 64`
			`nTaps : 64`
FPGA spectrum fix 2021-02-12 13:42:47 +00:00			`clockRate : 64.320`
			`inRate : 0.048`
			`interpN : 1`
			`decimN : 1`
			`busDataWidth : 16`
			`bankInWidth : 0`
			`modeWidth : 0`